如果结果不匹配，请 
更多“R、L、C并联电路中，若复导纳虚部小于零时，电路呈()性。”相关的问题
A.谐振电路的品质因数越高，电路选择性越好，因此实用中Q值越大越好
B.串联谐振在L和C两端会出现过电流现象
C.理想并联谐振电路对总电流生的阻碍作用无穷大，因此总电流为零
D.谐振状态下电源供给电路的功率全部消耗在电阻上
度调制效应,并设T1管的沟道宽长比(W/l)是T2管的5倍.试问流过电阻R的电流IR值.
在图P9.6的单稳态电路中，已知CM0S门电路G1和G2的电源电压VDD等于5V，
高电平输出电阻RON(P)=150Ω，VTH=VDD/2。若R=11kΩ，C=0.001μF，试求输出脉冲的宽度
和电路的分辩时间。假定触发脉冲的高电平持续时间远小于输出脉冲的宽度。
已知图4-48(a)所示网络的入端阻抗Z(s)表示式为
(1)写出以元件参数R,L,C表示的零、极点z1,p1,p2的位置.
(2)若Z(s)零、极点分布如图4-48(b),且Z(j0)=1,求R,L,C值.
