如果结果不匹配，请 
更多“试用D触发器和少量门设计一个能产生序列信号为0001101的…”相关的问题
试用一个具有片选使能
、输出使能
、读写控制
容量为8Kx8位的SRAM芯片和必要的逻辑门，设计一个16K×16位的存储器系统，试画出其逻辑图
.3.4(a)。
试用1片八D锁存器74HC373设计一个能锁存两组BCD码信号的锁存电路。假定三态输出使能端
，锁存器原输出为
，输入为
，画出锁存器锁存新数据前、后使能端LE应输入的波形和相应Q0的波形。
试用 Verilog语言描述一个4位二进制可逆计数器的行为。要求如下：
(1)电路具有5种功能，即异步清零、同步置数、递增计数、递减计数和保持原有状态不变。且要求计数器能输出进位信号和借位信号，即当计数器递增计数到最大值时，产生一个高平有效的进位信号C0;当计数器递减计数到最小值0时，产生一个高电平有效的借位信号B0。
(2)用QuartusI软件进行逻辑功能仿真，并给出仿真波形。
长度为8的有限长序列x(n)的8点DFT为X(k)长度为16的一个新序列定义为
试用X(k)来表示Y(k)=DFT[y(n)]。
利用D触发器构成的移位寄存器配合适当的门电路,设计产生图3.26(a)所示的脉冲序列信号发生器.
